#### INSULATED GATE TYPE SILICON CARBIDE THYRISTOR

Publication number: JP10256529 Publication date: 1998-09-25

Inventor: IWAMURO NORIYUKI
Applicant: FUJI ELECTRIC CO LTD

Classification:

-international: H01L29/74; H01L29/78; H01L29/66; (IPC1-7): H01L29/74; H01L29/78


- european:

Application number: JP19970061506 19970314
Priority number(s): JP19970061506 19970314

Report a data error here

#### Abstract of JP10256529

PROBLEM TO BE SOLVED: To provide an insulated gate type silicon carbide thyristor having a higher withstand voltage and larger current than those of a conventional power device by using silicon carbide. SOLUTION: A second base region 4 and a third base region 6 isolated from the region 4 are formed on one surface layer of a first base region 3, a source region 7 is selectively formed on a surface layer of the region 4, an emitter region 8 is formed on a surface layer of the region 6, a gate electrode 10 is formed via a gate insulating film 9, an interlayer insulating film 13 is formed on part of the region 7 and electrode 10 and region 8, and a cathode electrode 11 is formed on an exposed part of the region 7 and an exposed part of the region 4. The region 8 is covered with the film 13, and hence it is electrically connected to the electrode 11 to become a potential floating state.



Data supplied from the esp@cenet database - Worldwide

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-256529

(43)公開日 平成10年(1998) 9月25日


| (51) Int.Cl. <sup>6</sup> | <b>識別記号</b>     | FI<br>H01L 29/74 G         |  |  |  |
|---------------------------|-----------------|----------------------------|--|--|--|
| H01L 29/74<br>29/78       |                 | D                          |  |  |  |
|                           |                 | 29/78 6 5 2 T<br>6 5 5 A   |  |  |  |
|                           |                 |                            |  |  |  |
| ·                         |                 | 6 5 6 A                    |  |  |  |
|                           |                 | 審査請求 未請求 請求項の数5 OL (全 7 頁) |  |  |  |
| (21) 出願番号                 | 特顧平9-61506      | (71)出願人 000005234          |  |  |  |
|                           |                 | 富士電機株式会社                   |  |  |  |
| (22)出顧日                   | 平成9年(1997)3月14日 | 神奈川県川崎市川崎区田辺新田1番1号         |  |  |  |
|                           | ·               | (72)発明者 岩室 憲幸              |  |  |  |
|                           |                 | 神奈川県川崎市川崎区田辺新田1番1号         |  |  |  |
|                           |                 | 富士電機株式会社内                  |  |  |  |
|                           |                 | (74)代理人 弁理士 篠部 正治          |  |  |  |
|                           |                 |                            |  |  |  |
|                           |                 |                            |  |  |  |
|                           |                 | ·                          |  |  |  |
|                           |                 |                            |  |  |  |
|                           |                 |                            |  |  |  |
|                           |                 |                            |  |  |  |
|                           |                 |                            |  |  |  |

### (54) 【発明の名称】 絶縁ゲート型炭化ケイ索サイリスタ

### (57)【要約】

【課題】炭化ケイ素を用いて、従来のパワーデバイスよりも高耐圧、大電流の絶縁ゲート型炭化ケイ素サイリスタを提供すること。

【解決手段】第1ベース領域3の一方の表面層に第2ベース領域4と、この第2ベース領域4と離して第3ベース領域6とを形成し、第2ベース領域4の表面層にソース領域7を選択的に形成し、第3ベース領域6の表面層にエミッタ領域8を形成し、ゲート絶縁膜9を介してゲート電極10上およびエミッタ領域8上に層間絶縁膜13を形成し、ソース領域7の露出部上と第2ベース領域4の露出部上とにカソード電極11を形成する。エミッタ領域8は層間絶縁膜13で被覆されているのでカソード電極11と電気的に絶縁され、電位的には浮遊状態となっている。



10

20

1

### 【特許請求の範囲】

【請求項1】炭化ケイ素からなる絶縁ゲート型サイリス タで、高抵抗の第1導電形の第1ベース領域と、該第1 ベース領域の一方の表面層に選択的に離間して形成され た第2導電形の第2ベース領域および第3ベース領域 と、前記第2ベース領域の表面層に選択的に形成された 第1導電形のソース領域と、前記第3ベース領域の表面 層に選択的に形成された第1導電形のエミッタ領域と、 前記ソース領域と前記エミッタ領域とに挟まれた第2ベ ース領域上、前記第1ベース領域上および前記第3ベー ス領域上に絶縁膜を介して形成されたゲート電極と、前 記ソース領域上と前記第2ベース領域上とに形成された カソード電極と、前記第1ベース領域の他方の表面層に 形成された第2導電形のアノード領域と、該アノード領 域上に形成されたアノード電極とを有する絶縁ゲート型 サイリスタにおいて、前記エミッタ領域の表面全面と前 記第3ベース領域の露出部とが絶縁膜で被覆されること を特徴とする絶縁ゲート型炭化ケイ素サイリスタ。

【請求項2】炭化ケイ素からなる絶縁ゲート型サイリス タで、高抵抗の第1導電形の第1ベース領域と、該第1 ベース領域の一方の表面層にトレンチ溝を挟んでそれぞ れ形成された第2導電形の第2ベース領域および第3ベ ース領域と、第2ベース領域の表面層にトレンチ溝と接 し、選択的に形成された第1導電形のソース領域と、第 3ベース領域の表面層にトレンチ溝と接し、形成された 第1導電形のエミッタ領域と、前記トレンチ溝の側壁に 絶縁膜を介して形成されたゲート電極と、前記ソース領 域上と第2ベース領域上とに形成されたカソード電極 と、前記第1ベース領域の他方の表面層に形成された第 2導電形のアノード領域と、該アノード領域上に形成さ れたアノード電極とを有する絶縁ゲート型サイリスタに おいて、前記エミッタ領域の表面全面が絶縁膜で被覆さ れることを特徴とする絶縁ゲート型炭化ケイ素サイリス タ。

【請求項3】第1ベース領域とアノード領域の間に第1ベース領域より高濃度の第1導電形のバッファ領域が形成されることを特徴とする請求項1または2記載の絶縁ゲート型炭化ケイ素サイリスタ。

【請求項4】エミッタ領域および第3ベース領域の周囲を取り囲むように、ゲート電極、ソース領域および第2ベース領域とが配置されることを特徴とする請求項1または2記載の絶縁ゲート型炭化ケイ素サイリスタ。

【請求項5】第2ベース領域が複数個切り離して形成されることを特徴とする請求項4記載の絶縁ゲート型炭化ケイ素サイリスタ。

#### 【発明の詳細な説明】

[0001]-

【発明の属する技術分野】との発明は、電力用スイッチング素子として用いられ、炭化ケイ素で形成された絶縁 ゲート型炭化ケイ素サイリスタに関する。 [0002]

【従来の技術】最近、電力用半導体素子として、動作温 度が高くできることや絶縁破壊を起こす電界強度が高い などの利点を生かして炭化ケイ素(SiC)を基板結晶 として用いた縦型のパワーMOSFETが、J.W.Palmou r らが発表した " Diamond, SiCand Nitric Wide-bandga p Semicomductors"Material Research Society Proceed ings(1994) やN.Tokuraらが発表した Jpn.J.Appl.Phys vol.34(1995),pp5567-5573.で開示されている。これは アルファ相炭化ケイ素である6H-SiCや4H-SiCなどの単結 晶が、かなりの高品質で製造できるようになってきたこ とによる。このため、通常のデバイスではシリコン結晶 を用いて製作されるが、炭化ケイ素結晶の持つ前記のよ うな利点を生かして、デバイスの特性改善を図ることが 期待できるとの観点から炭化ケイ素デバイスが研究され ている。また、前記のパワーMOSFETだけでなく、 絶縁ゲート型バイポーラトランジスタ(以下IGBTと 略す)も、 A.Bhalla らが発表した Proc.Int.Symp.on Power Semiconductor Deviceand ICs(1994),pp.287.♥ N.Ramungul 50 Technical Digest of Conf on SiCand related Materials(1995), TuP-39で開示されているよ うに研究が進められている。これはシリコンの経験から ユニボーラデバイスの代表であるパワーMOSFETよ りもバイポーラデバイスであるIGBTの方が、高耐 圧、大電流領域でデバイスのオン抵抗つまりオン電圧を 減少させることができるからである。

【0003】図6はプレーナ構造のパワーMOSFET の要部断面図で、図7はブレーナ構造のIGBTの要部 断面図である。図6および図7において、図に示したセ 30 ルが周期的に配置されて実際のシリコンや炭化ケイ素で 製作されたデバイスが出来上がり、大きな電流を通電で きる。図7のIGBTは図6のパワーMOSFETのド レイン領域71を、n・バッファ領域52が付加された 高濃度のp形のコレクタ領域51で置き代えた構造とな っている。それ以外の領域は呼び名は異なっていても基 本的な働きは同じである。またパワーMOSFETやI GBTの構造は周知であり詳細な構造の説明はここでは 省略する。パワーMOSFETやIGBTなどのデバイ スでは、ゲート電極60、80はゲート絶縁膜59、7 9で半導体基板から絶縁されているが、このゲート絶縁 膜59、79は炭化ケイ素の場合も、シリコンと同様 に、熱酸化により良質の絶縁膜を炭化ケイ素結晶上に形 成できるため、炭化ケイ素結晶を使って各種の絶縁ゲー ト型デバイスを製作できる。炭化ケイ素デバイスとして は、前記で示した通りパワーMOSFETとIGBTが ある。

[0004]

【発明が解決しようとする課題】しかし、パワーMOS FETはユニポーラデバイスゆえに通電時の抵抗が大き 50 く高耐圧化と大電流化が困難である。またIGBTはバー

イポーラデバイスのためパワーMOSFETよりは高耐 圧化、大電流化は容易であるが、トランジスタ構造ゆえ に高耐圧になるにしたがって、オン抵抗が高くなり大電 流化が困難となる。

【0005】との発明の目的は、前記課題を解決して、 前記デバイスよりも高耐圧、大電流の絶縁ゲート型炭化 ケイ素サイリスタを提供することにある。

#### [0000]

【課題を解決するための手段】前記の目的を達成するた めに、炭化ケイ素からなる絶縁ゲート型サイリスタで、 髙抵抗の第1導電形の第1ベース領域と、該第1ベース 領域の一方の表面層に離れてそれぞれ形成された第2導 電形の第2ベース領域および第3ベース領域と、前記第 2ベース領域の表面層に選択的に形成された第1導電形 のソース領域と、前記第3ベース領域の表面層に選択的 に形成された第1導電形のエミッタ領域と、ソース領域 とエミッタ領域とに挟まれた第2ベース領域上、第1ベ ース領域上および第3ベース領域上に絶縁膜を介して形 成されたゲート電極と、前記ソース領域上と第2ベース 領域上とに形成されたカソード電極と、前記第1ベース 20 領域の他方の表面層に形成された第2導電形のアノード 領域と、該アノード領域上に形成されたアノード電極と を有する絶縁ゲート型サイリスタにおいて、前期エミッ タ領域の表面全面と前記第3ベース領域の露出部とが絶 縁膜で被覆される構成とする。

【0007】 こうすることで、通電時はサイリスタ構造 となり大電流が通電できる。またエミッタ領域および第 3ベース領域が絶縁膜により電気的にカソード電極から 浮遊した状態のため、アノード電流がエミッタ領域から 横に流れソース領域に入ってアノード電極に抜ける。と の横方向に流れる電流はこの通路の抵抗成分で、大電流 領域では電流は飽和する。そのため、安全にデバイスを 遮断でき、デバイスの可制御電流を大きくできる。さら に、過電流が流れた場合も通電電流が絞られるのでデバ イスが破壊するのを防止できる。またサイリスタ構造ゆ えにオン抵抗を大幅に増大させることなく高耐圧化を容 易に図ることができる。

【0008】また炭化ケイ素からなる絶縁ゲート型サイ リスタで、高抵抗の第1導電形の第1ベース領域と、該 第1ベース領域の一方の表面層にトレンチ溝を挟んでそ 40 れぞれ形成された第2導電形の第2ベース領域および第 3ベース領域と、第2ベース領域の表面層にトレンチ溝 と接し、選択的に形成された第1導電形のソース領域 と、第3ベース領域の表面層にトレンチ溝と接し、形成 された第1導電形のエミッタ領域と、前記トレンチ溝の 側壁に絶縁膜を介して形成されたゲート電極と、前記ソ ース領域上と第2ベース領域上とに形成されたカソード 電極と、前記第1ベース領域の他方の表面層に形成され た第2導電形のアノード領域と、該アノード領域上に形

タにおいて、前記エミッタ領域の表面全面が絶縁膜で被 覆される構成してもよい。

【0009】とのようにゲート構造をトレンチ構造に し、且つ、エミッタ領域をカソード電極から電位的に浮 遊状態とすることで、セル構造を小型化できて、セルの 集積度をあげて、デバイスの大電流化を図ることが容易 にできる。また同一電流容量に対してはチップサイズを 小型化できる。前記の第1ベース領域とアノード領域の 間に第1ベース領域より髙濃度の第1導電形のバッファ 領域が形成される構成とするとよい。

【0010】こうすることで、前記のバッファ領域が空 乏層のストッパー役をするため、第1ベース領域の縦方 向の厚さを低減でき、素子の高耐圧化と低オン電圧化を 図ることができる。また前記のエミッタ領域および第3 ベース領域の周囲を取り囲むように、ゲート電極、ソー ス領域および第2ベース領域とが配置される構成とする とよい。

【0011】とうすることで、デバイスが遮断するとき にサイリスタモードからIGBTモードに速やかに移行 でき、デバイスの遮断耐量が増大する。また導通状態で はサイリスタ部とIGBT部双方に効率よく電流を通電 できるのでオン抵抗の低減を図ることができる。さらに 前記の第2ペース領域が複数個切り離された構成とする と効果的である。

【0012】 こうすることで、サイリスタモードから I GBTモードに一層速やかに移行できる。

### [0013]

【発明の実施の形態】炭化ケイ素はシリコンと比較し て、絶縁破壊を引き起とす電界強度が高いために、炭化 ケイ素でパワーデバイスを製作した場合に、耐圧を確保 するためのベース幅を狭くできる。また融点が高く、バ ンドギャップが広いため、動作接合温度を高くすること、 ができる。またパワーデバイスとして、大電流、高耐圧 化できる絶縁ゲート型サイリスタを炭化ケイ素を用いる ことで、シリコンで製作した場合よりも大電流領域での オン電圧特性の改善を図ることができると同時に動作温 度を高くできるととで、電流密度を大きくできて、チッ プサイズの小型化を図ることができる。

【0014】以下の実施例ではすべて、第1導電形をn 形、第2導電形をp形として説明するが、これを逆にし ても勿論構わない。

[実施例1]図1はこの発明の第1実施例の要部断面図 である。図1はプレーナ構造の絶縁ゲート型炭化ケイ素 サイリスタの主要部分を示し、左側がサイリスタセル部 で右側が I G B T セル部である。 高比抵抗の n 形の第1 ベース領域3の一方の表面層にp形の第2ベース領域4 と、この第2ベース領域4と離してp形の第3ベース領 域6とを形成する。第2ベース領域4の表面層に高濃度 のn形のソース領域7を選択的に形成し、第3ベース領 成されたアノード電極とを有する絶縁ゲート型サイリス 50 域6の表面層に高濃度のn形のエミッタ領域8選択的に

5

を形成する。寄生サイリスタがラッチアップしないようにソース領域7のチャネル21を形成する側を除いて第2ベース領域4のp形不純物濃度より高い濃度でp・ウエル領域5を形成する。ソース領域7とエミッタ領域8とに挟まれた第2ベース領域6上にゲート絶縁膜9を介してゲート電極10を形成する。ソース領域7上の一部とゲート電極10を形成する。ソース領域7上の間絶縁膜13を形成する。ソース領域7の露出部上と表面が高濃度化された第2ベース領域4(p・ウエル領域5上のこと)の露出部上と層間絶縁膜13上にカソード電極11を形成する。第2ベース領域4のカソード電極212を形成する。第2ベース領域4のカソード電極212を形成する。第2ベース領域4のカソード電極212を形成する。第2ベース領域4のカソード電極212を形成する。第2ベース領域5により高濃度化されているので、カソード電極11とのコンタクトは良好なオーミック性が得られる。

【0015】第1ベース領域3の他方の表面層に高濃度 のn形のパッファ領域2と高濃度のp形のアノード領域 1とを形成し、アノード領域1上にアノード電極12を 形成する。エミッタ領域8は層間絶縁膜13で全面が被 覆されているのでカソード電極 1 1 と電気的に絶縁さ れ、電位的には浮遊状態となっている。第3ベース領域 6.の表面にチャネル22が形成し易いように、チャネル 22が形成される領域の表面濃度を低くしている。その ために、第3ベース領域6を低濃度部(p領域)と高濃 度部(p・領域)の2段の拡散領域とした。またエミッ タ領域8も第3ベース領域6から主電流を流れ易くする ため、チャネル22を形成する側から離れたエミッタ部 を深くして、拡散領域を2段とした。ゲート電極10 に、ある一定以上の正電位 (スレッシュホールド電圧) を印加すると、第2ベース領域4と第3ベース領域6の 表面にn形のチャネル21、22が形成される。この部 分は丁度n型MOSFETのゲートと同様の働きをす

【0016】つぎに、このサイリスタの動作を説明す る。アノード電極12を正、カソード電極11を負に電 圧を印加し、ゲート電極10にスレッシュホールド電圧 以上の電圧を印加すると、チャネル21、22が形成さ れ、アノード電極12→アノード領域1→バッファ領域 2→第1ベース領域3→第3ベース領域6→エミッタ領 域8→チャネル22→第1ベース領域3の表面層(蓄積 層となっている) →チャネル21→ソース領域7を経由 してカソード電極7に主電流が流れる。この主電流はp npn構造のサイリスタセル部を流れることになり、大 電流を流すことができる。また主電流が大きくなるとチ ャネル側のエミッタ領域8の拡散深さが浅いため、横方 向抵抗が大きくなり、この領域を横方向に流れる主電流 で電位降下が生じる。 さらにチャネル21、22、第1 ベース領域3の表面層を通る主電流による電位降下が加 わり、カソード電極11の電位に対して、主電流が流れ るエミッタ領域8の電位が上昇し、エミッタ領域8から 50

第3ベース領域6への電子の注入が抑制される。そのため、大電流領域では主電流は飽和特性を示す。

【0017】とのサイリスタを遮断する場合は、ゲート 電圧をスレッシュホールド電圧以下にしてチャネル2 1、22を閉じる。浮遊状態のエミッタ領域8からの電 子の注入がなくなるために、主電流はアノード電極12 →アノード領域1→バッファ領域2→第1ベース領域3 →p ・ウエル領域5 (第2ベース領域4の髙濃度部を形 成している)を経由してカソード電極11に流れる。と の経路はpnpトランジスタの経路であり、しかも第1 ベース領域3に電子が供給されないベースオープン状態 のトランジスタ動作となり、過剰キャリヤが第1ベース 領域3から消滅すれば主電流は通電できなくなる。この 動作モードはIGBTのオフモードと全く同じである。 【0018】従って、オン状態ではサイリスタモードと なり、しかも大電流領域では飽和特性を示す特徴をもっ ており、過電流が抑制される。またオフ状態ではIGB Tモードに移行して、IGBTと同様短時間に主電流を 遮断できる。さらに、オン状態では主電流の一部はアノ 20 ード電極12→アノード領域1→バッファ領域2→第1 ベース領域3→第2ベース領域4→ソース領域7を経由 してカソード電極11にも流れる。このIGBTセル部 を通って主電流の一部が流れるため、サイリスタ部のみ を通って流れる従来の絶縁ゲート型サイリスタの場合と 比べるとオン抵抗は小さくなり、オン電圧も低減され る。

〔実施例2〕図2はこの発明の第2実施例の要部断面図 である。図2はトレンチ構造の絶縁ゲート型炭化ケイ素 サイリスタの主要部分を示し、左側がサイリスタセル部 で右側が1GBTセル部である。高比抵抗のn形の第1 ベース領域3の一方の表面層にp形領域を形成し、表面 からこの p 形領域を貫通するようにトレンチ溝31を形 成する。このトレンチ溝31を挟んでp形の第2ベース 領域4とp形の第3ベース領域6となる。この他に第2 ベース領域と第3ベース領域とを離して形成し、離した 部分の第1ベース領域3と、互いに対向する第2ベース 領域4および第3領域6とを、第2ベース領域4および 第3ベース領域6より深くトレンチ溝31を形成しても よい。第2ベース領域4の表面層に高濃度のn形のソー ス領域7を選択的に形成し、第3ベース領域4の表面層 に高濃度のn形のエミッタ領域8を形成する。寄生サイ リスタがラッチアップしないようにソース領域7と接す る第2ベース領域4の表面層に第2ベース領域4より髙 い濃度でp\*ウエル領域5を形成する。トレンチ溝31 の側壁と底部にゲート絶縁膜9を形成し、さらにその溝 31を低抵抗のポリシリコンなどを充填してゲート電極 10を形成する。ソース領域7上の一部とゲート電極1 0上およびエミッタ領域8上に層間絶縁膜13を形成す る。ソース領域7とp・ウエル領域5(第2ベース領域 4の表面層に形成される)の露出部上および層間絶縁膜

13上にカソード電極11を形成する。第1ベース領域 3の他方の表面層に高濃度のn形のバッファ領域2と高 濃度のp形のアノード領域1とを形成し、アノード領域 1上にアノード電極12を形成する。エミッタ領域8は 層間絶縁膜13でカソード電極11と電気的に絶縁さ れ、電位的には浮遊状態となっている。ソース領域7と 第1ベース領域3とに挟まれた第2ベース領域4の側面 およびエミッタ領域8と第1ベース領域3とに挟まれた 第3ベース領域6の側面にチャネル21、22が形成さ

【0019】との素子の動作は図1で説明したものと同 一なので省略する。トレンチ構造とすることで、チャネ ル21、22が深さ方向に形成され、セルサイズを小さ くできる。従って、同一チップサイズではセル数を多数 集積できるので、図1の絶縁ゲート型炭化ケイ素デバイ スと比べてオン特性がさらに改良される。図3はプレー ナ構造で、本発明品と他の素子とのオン特性を比較した 図である。図3において、Aは本発明品、Bは炭化ケイ 素で製作したIGBT、Cは炭化ケイ素で製作したパワ -MOSFET、Dはシリコンで製作した本発明品と同 20 一構造の絶縁ゲート型サイリスタ、Eはシリコンで製作 したIGBTで各デバイスの絶縁ゲートの構造はプレー ナ型である。また横軸はオン電圧VAKで縦軸は通電電流 密度JAKである。

【0020】プレーナ構造の本発明品Aの絶縁ゲート型 炭化ケイ素サイリスタが50A/cm<sup>2</sup>以上の電流密度 で、他の炭化ケイ素素子B、Cと比べてオン電圧が一番 低くなっている。またIGBT(記号Bで示されてい る)と比較すると、小さな電流密度でも本発明品Aのオ 縁ゲート型サイリスタDと比べても電流密度が200A /cm'以上では有利になる。電流密度が200A/c m² 以下でシリコンより不利になるのは、バンドギャッ プ (禁制帯のエネルギーギャップのこと) がシリコンよ り大きく、そのため立上が電圧が大きくなるためであ る。しかし、炭化ケイ素はシリコンと比べて破壊電界強 度が高く、第1ベース領域の幅を小さくできるために、 炭化ケイ素の大電流領域でのオン電圧の増加分はシリコ ンより小さくなる。また、炭化ケイ素にした場合、融点 はシリコンより高いため、動作温度を300℃以上と高 40 くできる利点もある。

【0021】図4はトレンチ構造で、本発明品と他の素 子とのオン特性を比較した図である。図4において、a は本発明品、bは炭化ケイ素で製作したIGBT、cは 炭化ケイ素で製作したパワーMOSFET、 d はシリコ ンで製作した本発明品と同一構造の絶縁ゲート型サイリ スタ、eはシリコンで製作したIGBTで各デバイスの 絶縁ゲートの構造はトレンチ型である。図3と比べると どの素子もオン特性が改良されている。これはトレンチ 構造とすることで、セルを小型化し、集積度を高めたか 50

らである。

【0022】尚、図3、図4で示されていないが、本発 明品A、aは図からはみ出した大電流領域では、電流が 飽和する。図5はこの発明のプレーナ構造の絶縁ゲート 型炭化ケイ素サイリスタの平面パターンの一例を示す図 である。この図は炭化ケイ素表面でのパターン図で電極 や絶縁膜を剥離した状態の図である。n形のエミッタ領 域8はp形の第3ベース領域6に囲まれており、これら の領域の回りに複数の p形の第2ベース領域4が取り囲 み、その第2ベース領域4内にn形のソース領域7がド ーナッツ状に形成され、ドーナッツ状の内側にp\*ウエ ル領域5 (コンタクト領域)が形成されている。このよ うに複数個に分割されたIGBTセル部がサイリスタセ ル部を取り囲む構成とすることで、一個のIGBTセル 部でサイリスタセル部を取り囲むよりも、チャネルが I GBTセル部の周囲全体に形成され、オン時ではサイリ スタセル部のみでなくIGBTセル部にも主電流が流れ るようになり、オン電圧の低減を図ることができる。ま たオフ時には主電流が速やかにIGBTセル部に収束さ せて主電流の遮断性能を大幅に向上できる。

【0023】また、図5のA-A線で切断した断面図が 図1となり、図5のB-B線で切断した断面図が図7と なる。とのB-B線で切断した断面図は従来構造のIG BTのセル構造と同じ構造となる。ただし、絶縁ゲート 型炭化ケイ素サイリスタでは、図7のIGBTの呼び方 がコレクタ電極やエミッタ電極などはアノード電極やカ ソード電極などに変わる。

#### [0024]

【発明の効果】との発明によれば、主電流を流す主要な ン電圧が低くなっている。一方、シリコンで形成した絶 30 領域をサイリスタセル部とし、またエミッタ領域を電気 的に浮遊した構造とし、さらにIGBTセル部をサイリ スタセル部の回りに配置する構造とすることで、オン時 に大電流領域でのオン電圧を、パワーMOSFETやI GBTより小さくでき、また過電流領域での電流を飽和 させ、且つ、IGBTセル部に主電流を速やかに移行さ せることで、オフ時の遮断性能を大幅に向上させること ができる。さらに、基板結晶に炭化ケイ素を用いること で、シリコンを用いる場合よりも第1ベース領域の厚さ を薄くでき、電流密度の高い領域でのオン電圧をシリコ ンの場合よりも低くすることが可能となる。さらにゲー ト部をトレンチ構造として、セルを高集積化し、大電流 化を図ることができる。さらに、炭化ケイ素を用いるこ とで、300℃以上の高温動作させることができて、シ リコンの場合よりも一層の大電流化を図ることができ


## 【図面の簡単な説明】

【図1】この発明の第1実施例の絶縁ゲート型炭化ケイ 索サイリスタの要部断面図


【図2】との発明の第2実施例の絶縁ゲート型炭化ケイ 素サイリスタの要部断面図

| 3                         |    |     |         |
|---------------------------|----|-----|---------|
| 【図3】炭化ケイ素で形成したパワーMOSFET、I | *  | 13  | 層間絶縁膜   |
| GBT、絶縁ゲート型炭化ケイ索サイリスタおよびシリ |    | 2 1 | チャネル    |
| コンで形成したIGBT、絶縁ゲート型サイリスタのオ |    | 22  | チャネル    |
| ン特性を示した図                  |    | 3 1 | トレンチ溝   |
| 【図4】トレンチ構造の炭化ケイ素で形成したパワーM |    | 5 1 | コレクタ領域  |
| OSFET、IGBT、シリコンで形成したIGBTお |    | 5 2 | バッファ領域  |
| よび図2の絶縁ゲート型炭化ケイ素サイリスタのオン特 |    | 53  | 第1ベース領域 |
| 性を示した図                    |    | 5 4 | 第2ベース領域 |
| 【図5】との発明のプレーナ構造の絶縁ゲート型炭化ケ |    | 5 5 | p・ウエル領域 |
| イ素サイリスタの平面パターンの一例を示す図     | 10 | 5 7 | エミッタ領域  |
| 【図6】プレーナ構造のパワーMOSFETの要部断面 |    | 59  | ゲート絶縁膜  |
| 図                         |    | 60  | ゲート電極   |
| 【図7】プレーナ構造のIGBTの要部断面図     |    | 61  | エミッタ電極  |
| 【符号の説明】                   |    | 62  | コレクタ電極  |
| 1 アノード電極                  |    | 63  | 層間絶縁膜   |
| 2 バッファ領域                  |    | 7 1 | ドレイン領域  |
| 3 第1ベース領域                 |    | 73  | 第1ベーす領域 |
| 4 第2ベース領域                 |    | 74  | 第2ベース領域 |
| 5 p・ウエル領域                 |    | 75  | p・ウエル領域 |
| 6 第3ベース領域                 | 20 | 77  | ソース領域   |
| 7 ソース領域                   |    | 79  | ゲート絶縁膜  |
| 8 エミッタ領域                  |    | 8 0 | ゲート電極   |
| 9 ゲート絶縁膜                  |    | 8 1 | ソース電極   |
| 10 ゲート電極                  |    | 8 2 | ドレイン電極  |
| 11 カソード電極                 |    | 8 3 | 層間絶縁膜   |
| 12 アノード電極                 | *  |     |         |


【図1】




## 【図2】








(図5)



[図4]

【図6】

2 VAK(Y)



[図7]

